I2S AES/EBU

» 07 Oct 2005 15:53

Une mesure à l'oscillo montre que les données numériques traitée par le PCM116 doivent avoir une fréquence de 2,1Mhz ; ce qui correspond à du 44,1khz en 2x24bit.
J'ai donc reconfigurer le DIR1703 en I2S 24bits. Mais très bizarrement le DIR1703 génère alors du 2,8Mhz au lieu des 2,1Mhz attendus

. J'ai beau vérifier la connectique du dir1703, tout à l'air bon. :-?

En sortie, on entend du bruit, pas étonnant si le format des données n'est pas respecté. :wink:

» 07 Oct 2005 21:21

Michel K a écrit:En supposant que je me sois trompé dans le choix du formatage des données du dir1703, est-il normal que je n'entende rien en sortie ; ne devrais-je pas plutot entendre des signaux aléatoires, genre bruit rose ou bruit blanc.

Sur le datasheet du pcm1716, j'ai vu qu'il disposait d'un soft mute (patte 25). Peut-être que le pb vient de là. Ou alors peut-être que ça vient d'un muting analogique un peu plus loin?
En tout cas normalement tu devrais effectivement entendre quelque chose (au pire du bruit).

Sinon as tu vérifié que les signaux du dir1703 arrivaient bien au niveau du pcm1716 (et sur les bonnes pattes BICKIN = Clock, LRCKIN = Word Clock, DIN = data) ?

» 09 Oct 2005 22:47

Robinet a écrit:
Michel K a écrit:En supposant que je me sois trompé dans le choix du formatage des données du dir1703, est-il normal que je n'entende rien en sortie ; ne devrais-je pas plutot entendre des signaux aléatoires, genre bruit rose ou bruit blanc.

Sur le datasheet du pcm1716, j'ai vu qu'il disposait d'un soft mute (patte 25). Peut-être que le pb vient de là. Ou alors peut-être que ça vient d'un muting analogique un peu plus loin?
En tout cas normalement tu devrais effectivement entendre quelque chose (au pire du bruit).

Sinon as tu vérifié que les signaux du dir1703 arrivaient bien au niveau du pcm1716 (et sur les bonnes pattes BICKIN = Clock, LRCKIN = Word Clock, DIN = data) ?

J'ai l'impression qu'il s'agit d'un pb de reset au niveau du dir1703. Que je choisisse comme format du 24bit I2S ou du 16bit MSB, le dir1703 génère toujours les données à la fréquence (non indentifiée) de 2,8Mhz.
Mon circuit de reset est un simple RC. En le remplacant par un interrupteur ça donne la même chose. :-?

En sortie, j'entends effectivement du bruit :wink:

» 09 Oct 2005 23:02

T'as mis quoi comme fréquence de Quartz sur le DIR1703 ? As-tu relié CKSEL et UNLOCK ?

» 09 Oct 2005 23:10

Michel K a écrit:En sortie, j'entends effectivement du bruit

Ouh là je ne suis pas en forme moi, j'avais compris que tu n'entendais rien en sortie...

edit : c'est pas très clair non plus, dans ton 1er message du dis ne rien entendre et dans ton deuxième tu parles de bruit.

» 09 Oct 2005 23:22

Salut,

Je lis avec intêret vos messages.

Je connais le spdif, l' aes, le dar

mais pouvez me dire ce qu'est le I2S ?

Concernant, les problèmes de synchro... pourquoi les marques grand public haut de gamme n'utilsent pas plus le word clock comme synchro externe ?

» 09 Oct 2005 23:26

Euh UNLOCK ce n'est pas une sortie plutôt ?
D'ailleurs si ton signal d'entrée est correctement détecté, elle devrait valoir 0.

Sinon les pattes BRATE1 & BRATE2 elles donnent quoi ?
(cf tableau 6 page 9)

Pour finir dans le datasheet il y a marqué :
"In the PLL clock operation mode, when the S/PDIF signal is not detected after reset removal, audio clocks (SCKO, BCKO, LRCKO) which are not related to S/PDIF signal are generated by SpAct."
L'explication du 2.8Mhz vient peut-être de là. Ton signal n'est pas décodé et par défaut le dir1703 génère un signal i²S avec une fréquence de 2.8Mhz (fct de ton quartz et de la configuration BRSEL et de SCF0 et SCF1).

» 09 Oct 2005 23:34

bigwig a écrit:mais pouvez me dire ce qu'est le I2S ?

C'est un liaison série qui est très répandue en audio (interface de dac par exemple).
C'est assez basique, puisqu'il y a un fil d'horloge (bitclock), un fil de donnée (data), un fil de synchro mot (word clock) et c'est réservé aux liaisons internes de courtes distances (contrairement au SPDIF par exemple).

Sinon j'ai trouvé ça sur google :
I2S (Inter-IC Sound) is a serial bus (path) design for digital audio devices and technologies such as compact disc CD players, digital sound processors, and digital TV (DTV) sound.
(je ne connaissais pas le coup du Inter-Ic Sound)

Et voilà ses spécifications :
http://www-eu3.semiconductors.com/acrob ... I2sbus.pdf
(la première page est assez explicite)

» 09 Oct 2005 23:39

Merci !

» 09 Oct 2005 23:50

Ouaip mais relier UNLOCK et CKSEL, ca permet de synchroniser le système d'horloge Master Clock (le 2MHz et quelques...) véhiculé par le SPDIF...
J'ai eu le meme problème sur mon premier convertisseur, le DIR1703 ne se synchronisait pas sur le signal d'entrée...UNLOCK restait à 1 désespérement...
Le problème venait du quartz du DIR qui n'avait pas la bonne fréquence 18MHz au lieu de 18.432 MHz ...

» 10 Oct 2005 9:39

Robinet a écrit:
Michel K a écrit:En sortie, j'entends effectivement du bruit

Ouh là je ne suis pas en forme moi, j'avais compris que tu n'entendais rien en sortie...

edit : c'est pas très clair non plus, dans ton 1er message du dis ne rien entendre et dans ton deuxième tu parles de bruit.

Effectivement pour mes premiers essais, je n'entendais rien en sortie à cause d'un faux contact. Depuis que j'ai réglé ce pb, il y a bien du bruit en sortie. J'ai l'impression qu'il ne manque vraiment pas grand chose pour que ça fonctionne. :wink:

» 10 Oct 2005 9:50

Robinet a écrit:Euh UNLOCK ce n'est pas une sortie plutôt ?
D'ailleurs si ton signal d'entrée est correctement détecté, elle devrait valoir 0.

C'est une sortie effectivement et elle est à 0.

Robinet a écrit:Sinon les pattes BRATE1 & BRATE2 elles donnent quoi ?
(cf tableau 6 page 9)

BRATE1 et BRATE0 sont à 0, ce qui est correct

Robinet a écrit:Pour finir dans le datasheet il y a marqué :
"In the PLL clock operation mode, when the S/PDIF signal is not detected after reset removal, audio clocks (SCKO, BCKO, LRCKO) which are not related to S/PDIF signal are generated by SpAct."
L'explication du 2.8Mhz vient peut-être de là. Ton signal n'est pas décodé et par défaut le dir1703 génère un signal i²S avec une fréquence de 2.8Mhz (fct de ton quartz et de la configuration BRSEL et de SCF0 et SCF1).

Trop bizarre qu'il génère ce 2,8Mhz, comme Unlock et Brate1&brate0 sont à 0. :-?

» 10 Oct 2005 10:06

NETeagle2k a écrit:T'as mis quoi comme fréquence de Quartz sur le DIR1703 ? As-tu relié CKSEL et UNLOCK ?

Il s'agit du 16.93Mhz de la world clock de la mécanique.

Au début j'ai relié CKSEL à la masse puis ensuite à Unlock comme Unlock est bien à 0.

:wink:

» 10 Oct 2005 10:59

Pour y voir plus clair, voici le schéma du dir1703

Sur la droite du schéma +- sont branchés à la sortie AES/EBU de mon correcteur acoustique
Wckin est la world clock de la méca de la Jolida

Wckout est la world clock générée par le dir1703
Wckout, LR, BC et CD sont connectées au PCM1716 du DAC de la Jolida

:wink:

» 10 Oct 2005 13:51

Michel K a écrit:Pour y voir plus clair, voici le schéma du dir1703

Sur la droite du schéma +- sont branchés à la sortie AES/EBU de mon correcteur acoustique
Wckin est la world clock de la méca de la Jolida

Wckout est la world clock générée par le dir1703
Wckout, LR, BC et CD sont connectées au PCM1716 du DAC de la Jolida

Il est où le schéma? :wink:

Sinon pour résumer sur le dir1703 tu devrais avoir au niveau des entrées :
(si le signal d'entrée est bien à 44,1Khz)

- scf0 -> 0, scf1 -> 1 (384 fs, cf tableau 4)
- brsel -> emflg (fs = 16,93Mhz, cf tableau 3)
- cksel -> unlock (détection automatique de l'horloge)
- fmt0 -> ?, fmt1 -> ? (je n'arrive pas à trouver la doc du PCM1706, cf tableau 7)
- din -> entrée aes-ebu
- xti -> horloge 16,93Mhz du lecteur