UGS HC

[maxidcx]

chooolii, mais cher.
remarque : ...je viens de m'apercevoir qu'un behringer REV2496 d'occase ça coute moins de 100€ et il comprend une face avant complète absolument idéale pour nos projet... il suffit de la démonter et de la réintégrer dans un boitier diy avec un peu de re-engineering pour le pilotage des I/O et du lcd128x64...

[tgrauss]

On peut acheter directement chez Noritake : http://noritake-vfd.com/gu-3000.aspx

En ce qui concerne le Behringer, chacun ses goûts... perso je n'aime pas trop, je ne me vois pas trop le mettre dans mon salon. Et de plus il n'a qu'un LCD.

[maxidcx]

je crois que tu as trouvé le bon : la serie 3900 à des instruction graphique niveau point, ligne et box.
En plus le GU256X64D-3900 à un driver dedié dans la librairie GraphLCD (lien) donc les fonctions C sont optimisées pour le chipset.
le seul hic c'est qu'il fait 50mm de haut, 160$, et consomme 900ma... mais la surface visible est idéale (115x28 comme un DEQ2496)
son petit frere GU256X64C est au meme prix avec seulement 430ma mais une surface visible 2 fois plus petite de 83x20 ...
paypal me demange

[maxidcx]

Serieux probleme de prix avec les Noritake, suis a une demande sur le site US, je viens d'avoir un contact comercial avec PROPREP qui distribue le produit en france et la reference ci dessus varie entre 200/250€... je vais investiguer l'oled

[tgrauss]

Bonjour,

J'ai fini de coder le VHDL permettant la réception/emmission des données audio sur le bus, ainsi que la partie de gestion du bus série de paramétrage des registres (adresses bus audio, et autres paramètres).
Il reste donc à connecter cela sur les convertisseurs I2S via fifo et reclock ainsi que de simuler.
Le code est prévu pour pouvoir créer des cartes mono jusqu'au 22.2.
Sampling rates : de 44.1khz à 768khz et sample size : de 16 à 32 bits.

Ci-dessous le plan d'adressage des registres de configuration (repris depuis les commentaires dans le code VHDL. La liste des registres sera amenée à évoluer en fonction des besoins. Il y en aura certainement encore d'autres qui s'ajouteront dans le future.

Code: Tout sélectionner

   --Plan d´adressage :
   -- Même principe que l´I2C : adresse sur 7 bits et LSB = 0 pour write et 1 pour read dans le registre
   --Si un registre décrit si après n´est pas utilise, il faut simplement l´ignorer
   --xxxxxxx0 : on écrit dans le registre précisé par l´adresse de 7 bits
   --xxxxxxx1 : on lit le registre précisé par l´adresse de 7 bits
                  
   --0xxxxxxx : registres permettant de lire et écrire les adresses de lecture et écriture sur le bus audio
   --1xxxxxxx : registres permettant de lire et écrire les paramètres divers
                  
   --00xxxxxx : registres de lecture (quand le compteur est a cette adresse, on va lire les données audio provenant du bus audio)
   --01xxxxxx : registres d´écriture (quand le compteur est a cette adresse, on va écrire les données audio vers le bus audio)
                  
   --0x00000x : Front left
   --0x00001x : Front right
   --0x00010x : Front Center
   --0x00011x : LFE-1 : LFE si 5.1 ou 7.1 (LFE left si 5.2 ou 7.2)
   --0x00100x : Back left
   --0x00101x : Back right
   --0x00110x : Front left center
   --0x00111x : Front right center
   --0x01000x : Back center
   --0x01001x : LFE-2 : LFE right
   --0x01010x : Side left
   --0x01011x : Side right
   --0x01100x : Top front left
   --0x01101x : Top front right
   --0x01110x : Top front center
   --0x01111x : Top center
   --0x10000x : Top back left
   --0x10001x : Top back right
   --0x10010x : Top side left
   --0x10011x : Top side right
   --0x10100x : Top back center
   --0x10101x : Bottom front center
   --0x10110x : Bottom front left
   --0x10111x : Bottom front right
   --0x11xxxx : Reserved

   --1000000x : identifiant de la carte (permet config automatique)
   --1000001x : nombre de canaux de la carte
   --1000010x : offset de l´horloge (reglage du decalage pour un reglage fin par rapport a l´horloge de reference)
   --1000011x : registre contenant le sample rate
   --1000100x : registre contenant le sample size
   --1000101x : registre contenant le master volume
   --1000110x : registre volume offset select
   --1000111x : registre volume offset
   --1001000x : registre volume channel select
   --1001001x : registre volume channel
   --1001010x : registre mute select
   --1001011x : registre mute

-- registre de paramétrages :
signal BOARD_CHANNELS : std_logic_vector(7 DOWNTO 0) := "00011000"; -- par défaut 24 (22.2) : nombre de canaux geres par la carte
signal SAMPLE_RATE : std_logic_vector(3 DOWNTO 0) := "0101"; --    0000 = 44.1khz   (22.5792MHz clock)
                                        --   0001 = 48khz      (24.576MHz clock)
                                       --   0010 = 88.2khz     (22.5792MHz clock)
                                        --   0011 = 96khz      (24.576MHz clock)
                                        --   0100 = 176.4khz   (22.5792MHz clock)
                                        --   0101 = 192khz      (24.576MHz clock)  : par défaut
                                        --   0110 = 352.8khz   (22.5792MHz clock)
                                       --   0111 = 384khz      (24.576MHz clock)
                                        --   1000 = 705.6khz   (22.5792MHz clock)
                                        --   1001 = 768khz      (24.576MHz clock)
                                        --   others = reserved
                                                                                                      
signal SAMPLE_SIZE : std_logic_vector(2 DOWNTO 0) := "010";    --     000 = 16 bps
                                        --   001 = 20 bps
                                       --   010 = 24 bps : par défaut
                                        --   011 = 32 bps
                                       --   1xx = reserved for future use
signal BOARD_ID : std_logic_vector(7 DOWNTO 0) := "00000000"; --Identifiant de la carte, pour configuration automatique
signal CLOCK_OFFSET : std_logic_vector(7 DOWNTO 0) := "00000000"; --Offset de l´ horloge pour se caler sur la référence. ATTENTION, il ne s´agit pas de l´offset pour se caler sur le stream audio !!!!!!!!!!

signal VOLUME_MASTER : std_logic_vector(7 DOWNTO 0) := "00000000"; --master volume de la carte. Volume de référence
signal VOLUME_OFFSET_SELECT : std_logic_vector(7 DOWNTO 0) := "00000000"; -- Sélectionne l´entrée sur laquelle on va appliquer l´offset du master volume (numéro de l´entrée analogique, spdif...)
signal VOLUME_OFFSET : std_logic_vector(7 DOWNTO 0) := "00000000"; --offset de volume pour l´entrée sélectionnée par VOLUME_OFFSET_SELECT, en complément a 2. Permet une normalisation du volume entre les différentes entrées.
signal VOLUME_CHANNEL_SELECT : std_logic_vector(7 DOWNTO 0) := "00000000"; --Sélectionne le canal sur lequel le réglage individuel du volume par canal pourra être applique.
signal VOLUME_CHANNEL: std_logic_vector(7 DOWNTO 0) := "00000000"; --Réglage individuel du volume par canal sélectionné par VOLUME_CHANNEL_SELECT. Agit en offset par rapport au master volume. Offset du volume, en complément a 2. Permet de calculer le volume absolut pour le canal sélectionné en tenant compte du volume master et volume offset.
signal MUTE_SELECT : std_logic_vector(7 DOWNTO 0) := "00000000"; -- Sélectionné le canal sur lequel on veut faire un Mute
signal MUTE : std_logic_vector(1 DOWNTO 0) := "11"; --Mute sur le canal sélectionné :
                              -- 00 = pas de Mute (quand on passe de mute a pas de mute, il y a toujours un soft unmute)
                              -- 01 = soft mute (volume progressivement baisse)
                              -- 10 = hard mute (volume mis instantanément a 0)
                              -- 11 = hard mute


[maxidcx]

pff, c'est quand meme pas simple le VHDL. je viens de tester l'environement Xilinx ISE et c'est un peu la prise de tete pour faire clignoter 3 leds
bon courage pour la suite du code.

ce qui est cool c'est qu'on peux trouver du code "IP" tout fait pour realiser des fonctions puissantes genre Tranceiver SPDIF ou SPI master/slave...

je me trompe ou tu vas implementer toutes les fonctions volume, clocking et routing dans le fpga de la carte principales ?

[tgrauss]

Ca va, ce n'est pas si compliqué le VHDL
Je ne vais pas tout intégrer dans la carte principale. En fait, il y a 1 fpga par carte pour faire l'interface avec le bus audio. Je prévois donc les différents registres de paramétrages pour les fonctions les plus importantes. Ces fonctions ne seront pas utilisées partout. Il s'agit du code de référence qui me servira pour les différentes cartes. En fonction de ce que j'ai besoin, je vais copier les fichiers et supprimer ce qui ne sert à rien dans le cas d'utilisation précis. Par exemple, pas de volume pour une carte ADC.
Mais je définie les fonctions principales afin de créer un standard pour que chacun puisse se baser dessus et que les cartes puissent dialoguer avec un minimum de paramétrage.

[djdactylo]

Déterrage de topic.. çà aboutit ce UGS 8 canaux ou pas ?

DJ

[aldo]

ckler ce projet était super intéressent