DAC à base d'AD1955

» 12 Déc 2007 23:30

question sur l'ASRC (SRC4192 ou AD1896).
j'ai du mal à savoir ce qu'il fait en mode Master. Y a une bascule genre flip flop ou assimilée qui s'active en entrée lorsque c'est master en entrée, et en sortie pour le master en sortie. C'est ca ou c'est autre chose ? Je suis en train de voir si je mets des buffers en entrée ou en sortie pour isoler proprement le machin, mais vu que je trouve pas l'info de comment fonctionnent l'entrée et la sortie je tourne un peu à vide :roll:

.

Merci pour l'info.

Max

» 13 Déc 2007 9:00

le mode master est à utiliser si tu veux synchroniser le signal avec l'horloge qui alimente de src4192.
C'est l'option que j'ai choisie.
Output Port is Master mode with RCKI = 256fS
256*44.1khz=11.289Mhz frequence de mon horloge.

@+

» 13 Déc 2007 9:57

beiji a écrit:le mode master est à utiliser si tu veux synchroniser le signal avec l'horloge qui alimente de src4192.
C'est l'option que j'ai choisie.
Output Port is Master mode with RCKI = 256fS
256*44.1khz=11.289Mhz frequence de mon horloge.

@+

ok bruno, merci pour l'info.
tu t'es donc mis en Output Master. C'est juste que t'avais la bonne horloge sous la main, ou y a une raison pour préférer ca à l'Input Master ?

» 13 Déc 2007 18:27

j'ai choisi l'horloge en fonction de ce que je voulais faire avec le src4192.
Je voulais resynchroniser le signal provenant de la cdpro sans upsampler donc j'avais le choix entre
128fs (5.644 Mhz)
256fs ( 11.289 Mhz)
512fs( 22.578 Mhz)
Je me suis dit autant travailler à la frequence la plus faible mais tentlabs n'a pas de 5.644 donc j'ai pris 11.289.

Si tu choisis input master il te faut refaire un Wordclock et un bitclock pour le signal de sortie car le src4192 ne le fera pas.
Le src4192 ne genere le IS de sortie complet ( bitclok,wordclock, data) que si output est master.
Du moins c'est ce que j'ai compris.

» 13 Déc 2007 19:37

beiji a écrit:j'ai choisi l'horloge en fonction de ce que je voulais faire avec le src4192.
Je voulais resynchroniser le signal provenant de la cdpro sans upsampler donc j'avais le choix entre
128fs (5.644 Mhz)
256fs ( 11.289 Mhz)
512fs( 22.578 Mhz)
Je me suis dit autant travailler à la frequence la plus faible mais tentlabs n'a pas de 5.644 donc j'ai pris 11.289.

Si tu choisis input master il te faut refaire un Wordclock et un bitclock pour le signal de sortie car le src4192 ne le fera pas.
Le src4192 ne genere le IS de sortie complet ( bitclok,wordclock, data) que si output est master.
Du moins c'est ce que j'ai compris.

Tout à fait bruno, les ASRC ( AD1896 ou SRC4192/3, etc .. ) ne peuvent pas être :
"InputMaster" ET "OutputMaster", faut choisir .... voir DS page 18
"Only one port can be set to Master mode
at any given time, as indicated in Table 1."

par contre ils peuvent être "InputSalve" ET "OuputSlave", ça c'est si on veut tout maitriser, et avoir un clock à 50MHz pour les calculs de l'ASRC

et une clock de course coté output ASRC et DAC. C'est ce qui est prévu pour la suite ...

Sinon, je recois toutes mes alim cette semaine ... c'est Noël, je va pouvoir faire joujou avec PCM et AD en même temps :mdr:

je suis en train de greffer un display LCD et qq boutons pour controler toutes les bestioles en même temps ... et faut que je prépare la boîte pour mettre tout ça.

En Alimentation, j'ai prévu ceci ( les alims sont doubles et adaptables +/- ou +/+ ) :

1- +15V/-15V pour carte AOP des AD1955
2- +15V/-15V pour carte AOP des PCM1792/4
3- +2.8V/+5V pour les DAC coté analogique ( le 2.8V c'est pour les AD1955 :-?

)
4- +5V/+3.3V pour les DAC coté numérique.
5- +5V/+3.3V pour le PIC et le LCD / la clock + carte DIR9001 + SRC4192 + clock
option 6- +3.3V juste pour la clock ...

@+ Thierry

» 13 Déc 2007 19:44

beiji a écrit:j'ai choisi l'horloge en fonction de ce que je voulais faire avec le src4192.
Je voulais resynchroniser le signal provenant de la cdpro sans upsampler donc j'avais le choix entre...

ok tu surechantillonnes pas.

Si tu choisis input master il te faut refaire un Wordclock et un bitclock pour le signal de sortie car le src4192 ne le fera pas.
Le src4192 ne genere le IS de sortie complet ( bitclok,wordclock, data) que si output est master.
Du moins c'est ce que j'ai compris.

si tu peux me dire où tu as trouvé/compris ca, ca m'interesse. J'ai toujours pas trouvé de sources qui expliquent un peu détaillée ce qui se passe en entrée et en sortie :-?

.

merci pour la réponse.

Max

» 13 Déc 2007 19:45

jimkirk a écrit:par contre ils peuvent être "InputSalve" ET "OuputSlave", ça c'est si on veut tout maitriser, et avoir un clock à 50MHz pour les calculs de l'ASRC et une clock de course coté output ASRC et DAC. C'est ce qui est prévu pour la suite ...

là il faudrait par contre que tu m'expliques thierry, je vois pas du tout la config

.

» 13 Déc 2007 19:50

Sinon de mon coté j'ai regardé les histoires de buffers/driver en entrée et/ou en sortie.

Je vais surement mettre un buffer techno ALVC pour les signaux venant du drive, puis mettre un buffer mutliplexage 1->4 pour le multidac à la sortie de l'ASRC, et faire pareil pour la clock externe. Comme ca ca me parait plus propre, tous les composants seront isolés et ca ne rajoute pas grand chose en termes de composants.

Pour la clock, à moins de faire un doubleur de frequence, je vais devoir travailler à 24MHz et faire de l'upsampler à 96kHz à cause des coeffs 256x, 512x, 768x (et non 128x ...) chez AD. Comme ca je pourrai aussi essayer l'AD1896, on verra bien si y a une difference.

Max

» 13 Déc 2007 20:09

IIII a écrit:
jimkirk a écrit:par contre ils peuvent être "InputSalve" ET "OuputSlave", ça c'est si on veut tout maitriser, et avoir un clock à 50MHz pour les calculs de l'ASRC et une clock de course coté output ASRC et DAC. C'est ce qui est prévu pour la suite ...

là il faudrait par contre que tu m'expliques thierry, je vois pas du tout la config .

J'ai fait un résumé qq part, mais avant il faut lire ça ( page 5/6/7/8 ) :mdr:

http://www.analog.com/UploadedFiles/Evaluation_Boards/Tools/61313665AD1896EB.pdf

et quand je retrouve le résumé, je le mettrai en ligne :-?

@+ Thierry

» 13 Déc 2007 20:17

IIII a écrit:Sinon de mon coté j'ai regardé les histoires de buffers/driver en entrée et/ou en sortie.

Je vais surement mettre un buffer techno ALVC pour les signaux venant du drive, puis mettre un buffer mutliplexage 1->4 pour le multidac à la sortie de l'ASRC, et faire pareil pour la clock externe. Comme ca ca me parait plus propre, tous les composants seront isolés et ca ne rajoute pas grand chose en termes de composants.

Si tu utilise un ASRC, c'est pas la peine, à moins d'avoir le transport séparé du DAC, avec 3km de cable :mdr:

, sinon la fréquence la plus haute de l'I2S c'est bitClock à 2.8MHz max ( 44100x2x32) parfois moins si 16 ou 24 bits transmis. donc avec une nappe en HE10 ça passe, on passe du 33/66MHz sur les nappes IDE de PC ...et avé du bruit :roll:

@+ Thierry

» 13 Déc 2007 20:51

tout est expliqué là.
http://www.diyaudio.com/forums/showthread.php?s=&threadid=28814&highlight=src4192

» 13 Déc 2007 22:58

jimkirk a écrit:
IIII a écrit:
jimkirk a écrit:par contre ils peuvent être "InputSalve" ET "OuputSlave", ça c'est si on veut tout maitriser, et avoir un clock à 50MHz pour les calculs de l'ASRC et une clock de course coté output ASRC et DAC. C'est ce qui est prévu pour la suite ...

là il faudrait par contre que tu m'expliques thierry, je vois pas du tout la config .

J'ai fait un résumé qq part, mais avant il faut lire ça ( page 5/6/7/8 )
http://www.analog.com/UploadedFiles/Evaluation_Boards/Tools/61313665AD1896EB.pdf
et quand je retrouve le résumé, je le mettrai en ligne
@+ Thierry

Trouvé ... c'est très simplifié :oops:

mais ya tout
http://tp38870.free.fr/Dossiers/asrc/ModeClock-ASRC-DAC.pdf

» 13 Déc 2007 23:05

jimkirk a écrit:il faut lire ça ( page 5/6/7/8 )

http://www.analog.com/UploadedFiles/Evaluation_Boards/Tools/61313665AD1896EB.pdf

je vais le relire plus attentivement que la premiere fois alors :wink:

autrement je ne sais pas si vous avez déjà eu ca : datasheet de l'AD1955EB.
notamment tout le script. ici

» 13 Déc 2007 23:12

jimkirk a écrit:Si tu utilise un ASRC, c'est pas la peine, à moins d'avoir le transport séparé du DAC, avec 3km de cable , sinon la fréquence la plus haute de l'I2S c'est bitClock à 2.8MHz max ( 44100x2x32) parfois moins si 16 ou 24 bits transmis. donc avec une nappe en HE10 ça passe, on passe du 33/66MHz sur les nappes IDE de PC ...et avé du bruit

Ti a mis des buffers un peu partout sur l'EB du SRC4192, alors je me suis dit que ca pouvait servir pour éviter des problèmes d'impédance, réflexions ou autres. Pour le multidac, la séparation des signaux est suffisament propre brute de coffrage, pas besoin de multiplexeur selon toi ?

» 13 Déc 2007 23:15

beiji a écrit:tout est expliqué là.
http://www.diyaudio.com/forums/showthread.php?s=&threadid=28814&highlight=src4192

merci bruno, je ne l'avais pas encore celui-là.
Ca a l'air d'etre pile poil ce que je cherchais :wink: