Modérateurs: Modération Forum DIY, Modération Forum Installations, Le Bureau de l’Association HCFR • Utilisateurs parcourant ce forum: algar_emi et 31 invités

DIY/Projet DAC LEGO PLL Numerique

Message » 19 Jan 2015 11:10

Bonjour,

je suis en train de bosser sur un projet de DAC R2R (topic a venir 8) ) et très rapidement se pose la question de la clock.
il y a de nombreuses solution d'horloge, de reclocking ou même de fifo (cf diyaudio)
mais bien sur cela ne convient jamais pour x ou y raison.

j'ai le projet de réaliser un module compact, enfichable, permettant de produire une horloge de précision, comutable 22/24mhz et ayant un système de synchronisation type PLL.
voici le synoptique (final), qui parlera certainement mieux:

Image

j'espère que cela peux interresser certains d'entres nous :wtf: .
je vais commencer le PCB cette semaine mais j'apprécierais commentaires, remarques ou suggestion, car c'est un domaine assez pointu pour obtenir un très faible jitter. (cahier des charges : minimiser l'impact pour un dac R2R 18bits vrai @ 192khz)
par exemple.
choix des diviseurs : je pense partir sur 74LV4020 et 4060 en SOIC
choix du quartz, bon la dificile de faire mieux qu'un SI570
choix du reclocking CLK/LRK : potato 7474
fanout de sortie : ?
conenctique : mix HE10 et petits BNC
choix du processeur : attiny 84

en mode PLL, l'objectif c'est de traquer l'horloge d'entrée (soit BCLK ou LRCLK) au plus proche, sans perte de bitclock (si on recoit 12 million de clock en 1 seconde, alors on en ressort 12million) ce qui permet de piloter une fifo/buffer élastique.

on y va ? ! :hehe:
Dernière édition par maxidcx le 25 Jan 2015 11:09, édité 2 fois.
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 19 Jan 2015 15:18

quelque chose dans le genre la pour commencer...

EDIT:Obsolete , voir plus bas :)
edit : bug avec le hc139, il me faut un mux (hc253), pas un demux :ko:

EDIT:Obsolete , voir plus bas :)

il manque entre autre le decouplage, un regul 3V3 pour les diviseurs, les résistances de damping ou de charge.
un emplacement de 20x30mm permet de loger un régulateur low noise à base de TPS7A4700 (source iancanada ici) mais on doit aussi pouvoir mettre un shunt tentlabs (à vérifier).
Le connecteur 16 points est pas suffisant pour reporter toutes les possibilité, il passera à 20.

en terme de fonctionement, l'idée c'est que le SI570 soit réglé entre 22 et 24.576mhz. ce signal est divisé par 4 pour alimenter l'horloge systeme interne du ATTINY84 (6.144mhz) qui fera un comptage 16bits simple avec son Timer 1, avec pour objectif de mettre à jour le SI de telle sorte que la valeur moyenne (sur 1 seconde) de ce compteur soit constante à 32768 selon la frequence d'entrée qui est ramenée entre 187 et 750hz par le diviseur IC2 .
Donc 187 fois par seconde on prend une photo du compteur et on calcul une moyenne glissante.
il faut affiner les regles pour que la modification du SI se fasse pas trop souvent, tout en essayant de modifier lorsque la variation approche +-3500ppm car c'est le seuil pour une modif instantané de la frequence de sortie sans avoir besoin d'une recalibration interne....

Les signaux de sorties CLK et LRCLK sont reclockés par le SI. Un multiplexeur permet de choisir la sortie a 384khz, 192, 96 ou 48k (ou 44.1 bien sur).
Dernière édition par maxidcx le 26 Jan 2015 8:46, édité 1 fois.
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 19 Jan 2015 20:57

bon c'est assez difficile, mais je n'ai plus de doute sur la faisabilité. j'ai mis un regul tps sur la carte , mais c'est pas soudable en DIY

schéma updaté
EDIT:Obsolete , voir plus bas :)

carte routé à 35% juste pour voir et vérifier le placement
EDIT:Obsolete , voir plus bas :)
Dernière édition par maxidcx le 26 Jan 2015 8:46, édité 1 fois.
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 23 Jan 2015 13:22

Bonjour!

J'ai reussi à prendre du temps ce matin pour revisiter complétement cette horloge "pll".

En fait il est possible de dégager les 2 CI compteurs... du coup la solution tient sur un PCB double face de dimension "DIL24".

voila le nouveau schéma et un premier jet du PCB coté composant avec le uC et le SI.
EDIT:Obsolete , voir plus bas :)


EDIT:Obsolete , voir plus bas :)

sur la droite il y a un connecteur 3 broches pour pouvoir mettre un regul de haute qualité genre tentlabs ou belleson ou le TPS de iancanada, mais je prevois quand même une regul 3V3 sur le dessous. J'hésite car je ne veux pas faire une usine a gaz.

vos idées ou retours toujours appréciés !
Dernière édition par maxidcx le 26 Jan 2015 8:46, édité 1 fois.
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 24 Jan 2015 23:00

Eh bien la journée fut productive, j'ai finalisé le schéma et le PCB est quasi terminé, reste les vérifs, la cosmetique plan de masse...
Donc un module sur format DIL28 avec 1 AVR ATTINY84, le SI570, un fanout, un connecteur ufl coté composant,
coté soudure 1 regul LT1763, 2 Potato 7474G et un (pré) diviseur LV4020 (ouch :hein: )

ca devrait permettre de clocker (ou reclocker) n'importe quelle config de 32khz à 768khz, avec tracking de la frequence d'origine. A+
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 25 Jan 2015 11:10

Salut!
mise à jour du synoptique complet, probablement plus parlant, dans le premier post :)
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline

Message » 25 Jan 2015 20:53

plus qu'à lancer en production, ouf :ko:

schéma final
Image

carte format 36x18mm
Image
maxidcx
Membre HCFR Contributeur
Membre HCFR Contributeur
 
Messages: 3103
Inscription Forum: 25 Avr 2007 10:50
  • offline


Retourner vers Sources et DAC

 
  • Articles en relation
    Dernier message