Bon deja je tiens a m'excuser pour le mauvais jeu de mots dans le titre du post !
Hier soir je suis allé faire un tour sur le site www.dlp.com.
On peux y voir l'ensemble des puces DMD distribuées par Ti ici.
Je me suis intéréssé plus particulierement à la puce HD2 dont voila les caracteristiques :
Nom : HD2/Mustang LVDS
Diagonal : 0.8”
Array : 1280x720
Mirror : 13.68um
Tilt : 12 deg.
Deja rien n'indique que la puce soit DDR, mais je pense que oui vu la taille des pixels (plus petit que sur les puce SDR).
Bon jusque la rien de super interessant, sauf que le nom indique une chose étrange, la mention LVDS.
Ni une ni deux je fais des recherches sur le net et hop je tombe sur des infos interessantes.
La technologie LVDS, Low Voltage Differential Signaling, est en faite une technologie pour les interface de communication qui permet d'obtenir de haut débit de données à
partir de signal de faible puissance.
Un des avantages de cette technologie est le faible bruit produit pendant les transfert de données, mais elle permet aussi les communications "longue distance" (au point de
vue de l'electronique) du au fait qu'elle se contente d'un signal de faible puissance.
Concernant le domaine qui nous interesse j'ai trouvé ceci :
LVDS Display Interface (LDI)
The LDI chipset is a family of interface devices specifically configured to support data transmission from the graphics controller to LCD Panels in Desktop Monitor
applications. To support long cable applications (>10m), an enhanced version of LVDS is employed. The enhancements include in the transmitters: selectable pre-emphasis
and a simple low power DC Balancing scheme to open the eye pattern. The Receiver also offers a cable deskew function, that enables standard twisted pair cables to be
used. LVDS delivers high speed, low power, low noise data transfer. 5.38Gbps of bandwidth is provided by the chipset at a 112MHz clock rate. With the use of MUX/DEMUX
circuitry the overall size of the bus is reduced. This enables high resolution panels to be supported over a small cabled interface. The chipset supports SVGA, XGA, SXGA,
UXGA, HDTV, and QXGA panels for high-resolution desktop displays and other image applications.
Bon maintenant que vous avez mal a la tête (je sais que c'est le Week End !
), on peux ce demander pourquoi TI a recourt a cette technologie.
Apparement TI aurait besoin d'une meilleur bande passante pour ca nouvelle puce, une des raisons à laquelle j'ai pensé, c'est que les roue colorée tourne de plus en plus
vite, et la puce decompose donc de plus en plus l'image a affiché, ce qui demande un envoie plus important de données. On peut donc pensée que les projos a puces HD2
sont équipés d'une roue plus rapide.
Autre possibilitée, c'est que la roue SCR a besoin d'une bande passante plus importante.
Mes explications sont bien sur a prendre avec des pincettes, et je fais appel a nos pro du forum (michel par exemple !
) pour venir apporter un complement d'information ou
alors pour ammener d'autres idées.
Ensuite je me suis penché sur le probleme des puces Asics qui controle nos cher projos DLP.
La liste de ces puces et sur cette page.
Si on regarde de plus pres on peux voir que le seul controleur qui gere les puces DMD LVDS et le DDP1010.
DDP1010
Features:
·YUV, RGB Data Input
·Color Space Conversion
·Noise reduction/video enhancement
·Graphics/video alpha blending
·ARM Processor
·Advanced color management
·DMD Formatting, Image Enhancement
Memory I/F:RDRAM
Compatibility::LVDS Family of DMDs
Et la au surprise, on lit : Graphics/video alpha blending (c'est la seule puce asics a avoir cette caracteristique).
"Mais qu'est ce que c'est ?" se disent certains
, voila les infos qui pourrons répondre a votre question.
Quand on selectionne le nombre de couleur sur un PC on a generalement le choix entre 16 et 32 bits (et 256 couleurs).
Prenons l'exemple du 32 bits, on a :
8 bits pour coder la quantitée de rouge
8 bits pour coder la quantitée de vert
8 bits pour coder la quantitée de bleu
Il reste 8 bits qui sont utilisé pour coder la valeur d'alpha blending, qui permet de realiser les effets de transparence (dans les jeux video par exemple).
Le chip DDP1010 permet donc de gerer la transparence ??? !!!...
Bon ben la je voie pas l'interet, si quelqun a une idée je suis preneur...
Enfin pour completer la puce DDP1010 Ti propose la puce DAD 1000 qui equipe deja les projos DDR (et donc les projo HD1)
DAD 1000
Features:
·Onboard regulators for all DMD voltages
·Full Phased Reset operation
·Direct interface to DDP ASIC family
·Generates DMD Mirror switching waveforms
Compatibility::DDP ASICs, All DMDs
Bon ben voila, je felicite tout ceux qui sont arrivé jusqu'a la fin de ce post !
Bien evidement toutes les infos sont a prendre avec des pincettes, c'est juste des interrogations auquelles j'essaye de repondre.
D'ailleur j'attend avec impatiente votre avis sur les divers points soulevés dans cette "relexion".
Allez que la polémique commence !
Iota
