Digital Audio Reveiver
- U6 et les composants associés permettent de convertir le signal SPDIF en niveaux CMOS 0-5V
- U5 et ses composants convertissent le signal AES/EBU en niveau CMOS 0-5V
Dans les deux cas, la structure est empruntée à ce qui est fait en interne du CS8416, voir pages 17 et 52 de son datasheet.
Les résistances R19 et respectivement R16 introduisent un hystérésis d'environ 85 mV, ce qui va amener sa stabilité au comparateur ainsi formé, tout en ne modifiant que très légèrement la rapport cyclique des signaux en entrée.
En fait, U5 et U6 sont alimentés en 5V mais les signaux en sortie sont de l'ordre de 0-3.5V. Afin de conserver leurs caractéristiques de temps de propagation ( typiquement 4ns ), il n'y a pas de pull-up en sortie pour remonter les niveaux en 0-5V. Ceci permet de ne pas sur-ajouter de jitter au signal entrant.
De même, l'utilisation de résistance à couche métal de précision permet d'assurer une stabilité importante à l'ensemble. En plus de la tolérance faible sur leur valeur propre, elle ont une stabilité en température importante.
U4 sert à sélectionner, au choix, la source SPDIF ou AES/EBU, en fonction du niveau logique sur INPUT_SELECT. Il sert aussi ici de translateur de niveau de 3.5V ou plus vers du 3.3 V.
La raison d'être de U3, c'est d'isoler électriquement cette partie du DAC avec la suite. En fait, il faut considérer U3 comme un transformateur... presque parfait. Le modèle utilisé supporte du 100 MHz, ce qui est confortable devant les 6.4 MHz que l'on transporte
Comme les alimentations VDD_SPDIF, VEE_SPDIF, VDD2_SPDIF et les 0V associés sont fournis par une alimentation isolée du reste du DAC, cette partie du montage est flottante.
On élimine ainsi les problèmes de bouclage de masse entre le DAC et le drive ou lecteur CD qui le précède.
De l'autre côté de U3, sur sa broche 6, on retrouve le même signal que sur sa broche 2, mais isolé. Ce signal attaque U1, un DIR1703E de TI dont le rôle est ici de convertir notre flux de donnée SPDIF ou AES/EBU à 44.1kHz / 16 bits en un flux I2S, à 44.1kHz / 24 bits.
L'horloge à 11.2896 MHz est fournie par un oscillateur ayant un jitter typique de 300 ps, et permet au DIR1703 de rejeter le jitter autour de 75 ps, grâce à la techno spAct de TI
Sample Rate Converter
Le flux I2S à 44.1kHz / 24 bits issu du DIR1703 attaque ensuite U2, un AD1896 de Analog Device, qui le transforme en un flux I2S à 96kHz / 24 bits.
Avec un rapport Signal/Bruit de 140dB et un THD, taux de distorsion harmonique de -125dB, on peut considérer ici que l'opération d'upsampling sera avec un effet très réduit sur le contenu acoustique de ce qui est transporté par le flux I2S. L'algorithme utilisé pour upsampler est particulièrement bien pensée et laisse présager, sur la papier, de beaux résultats... Verdict à l'écoute
L'horloge à 24.576 MHz est fournie par un oscillateur ayant un jitter typique de 300 ps, et permet à l'AD1896 de rejeter le jitter autour de 5 ps
J'ai déjà vu cette phrase quelquepart...
La suite, c'est à dire le DAC, la conversion IV et finalement, l'étage à lampe, au prochain épisode
J'espère être clair et compréhensible !!
