Xéna a écrit:Pour la transmission SPDIF, je vous conseille la lecture de http://www.epanorama.net/documents/audio/spdif.html qui décrit parfaitement ce mode de transmission. Vous y lirez entre autre que l'horloge de base a une période de 163 nS et que la spec du SPDIF autorise un jitter de +/- 20 ns, soit 24.5 % d'erreur. Je pense que l'electronique actuelle est capable de tenir facilement cette spécification, d'autant plus que tous recepteur SPDIF digne de ce nom se doit d'incorporer un système de resynchronisation de son horloge sur chaque transition. Et comme il y a au moins une transition à chaque bit transmis, je peux affirmer sans me tromper qu'à part se mettre dans les pires conditions ( utiliser un cordon non blindé de 50 m et ce à côté d'un poste à soudure électrique en fonctionnement ) , il ne peut pas y avoir d'erreur de transmission à ce niveau.
Salut Xena,
tu n'as peut être pas vu mon précédent post dans ce même topic dans lequel je poste 3 articles intéréssants sur ce phénomène :
ajds a écrit:Un des articles de référence de l'AES (audio enginereing society) sur le sujet écrit par Julian Dunn en 1993 explique clairement les phénomènes mis en cause. Dunn a modélisé les effets d'une transmission sur le signal et le jitter provoqué (chapitre 2 du document).
Il cite également un précédent article ou une étude sur l'audibilité du jitter a été menée, en synthèse la figure 9 page 13 donne un visuel du niveau de jitter maximal admis en fonction de la fréquence.
Voici l'article en question :
http://www.birdland.com/papers/jitter92.pdf
Citons aussi cet excellent article :
http://www.broadcastpapers.com/audio/Jitter1-rev1.PDF
qui propose une solution basée sur une double PLL pour atténuer le jitter.
Un autre enfin, présenté à l'AES en 1995 par Richard Cabot :
http://www.audioprecision.com/publicati ... n961.shtml
La figure 5 montre l'écart temporel lors de la récupération d'horloge.
La figure 8 montre sur une FFT les effets du jitter : basiquement l'apparition d'harmoniques parasites par rapport au signal d'origine.
epanorama, c'est bien, ca donne une première description, mais ca reste quand même un site de vulgarisation electronique. Ca a le mérite d'éviter la lecture fastidieuse des documents officiels décrivant les normes IEC 958 & co, mais ce site n'est pas une référence absolue en la matière. Les vrais documents de référence sont les descriptions des normes IEC et les proceedings de l'AES (http://www.aes.org/) mais, malheureusement, bien peu d'entre eux sont disponibles gratuitement en ligne et la plupart sont payant ou alors il faudrait adhérer à l'AES
Essayons donc de faire avec ce que l'on a et voyons tout d'abords le premier article de Dunn :
on voit en première page qu'il parle bien de cette tolérance de 20 ns de la norme. Malgré tout, après quelques explications théoriques, il cite un précédent article (ref [9]) dans lequel il a étudié de près l'audibilité du jitter. Je n'ai pas réussi à trouver cet article en ligne mais le principal est dispo dans celui qui en ligne, en page 14, Figure 9 : un tableau de l'audibilité du jitter versus la fréquence, on voit qu'a partir de 200 Hz, la sensibilité au jitter croit fortement jusqu'a atteindre une valeur max de 20 ps ! à 20 Khz. La norme initiale est donc complètement à coté de la plaque, ce qui est tout à fait normal : n'oublions pas que la norme SPDIF a été écrite au tout début de l'ère audio numérique (< 1980) époque à laquelle tout le monde avait largement sous-estimé l'influence du timing sur la restitution.
Dunn décrit également comment est généré le jitter en transmission à partir de la récupération de l'horloge depuis le signal spdif lui-même (diagrame de l'oeil) mais bon c'est un peu trappu et pas forcément facile à comprendre. L'article de Cabot, a l'avantage d'être beaucoup plus visuel avec notamment la figure 5 ou l'on voit bien ce qui provoque le jitter dans la récupération de l'horloge.
En ce qui concerne l'écriture dans les DACs, c'est autre chose. Il faut absolument que les DACs soient alimentés à la bonne fréquence ( 44.1 khz, 48 khz, etc ... ). Les systèmes actuels ( toujours dignes de ce nom ) utilisent un buffer pour mémoriser les données reçues et génèrent leur propre horloge avec laquelle ils vont alimenter les DACs. De ce fait, ils sont totalement indépendants de l'intervalle de temps entre les mots transmis.
Ce que font toujours en encore la plupart des intégrés HC du commerce c'est qu'ils prennent l'horloge récupérée vue plus haut et l'utilisent directement pour synchroniser les DACs, avec tout le jitter qui va avec.
Ce que fait TAG McLaren dans son AV32R et son dispositif anti-jitter spécial, c'est qu'ils générent une deuxième horloge de référence à la fréquence détectée (par exemple 44.1 Khz) et essaye de faire correspondre l'horloge récupérée avec l'horloge de référence. Dans le cas ou le système n'arrive pas à faire correspondre les 2, il se base sur l'horloge récupérée :
C'est décrit ici http://www.tagmclaren.com/dev/white/wp9.asp et c'est assez explicite :
The AV32R uses a twin phase lock loop design to reduce the jitter on the master clock to an absolute minimum. The first loop extracts the clock from the bi-phase encoded SPDIF (or TOSLINK) signal. Due to the nature of bi-phase encoding, this signal still contains some time variations caused by the data encoded in the SPDIF signal. The second phase locked loop is based upon a voltage controlled crystal oscillator which provides one of the most stable clock oscillators possible. The phase locked loop filter starts to reject jitter from the clock signal at 6Hz and it is critically damped to provide good stability and the quickest possible lock time. Should this second loop not be able to track the input, such as in vari-speed applications or from particularly unstable source devices, the system will switch seamlessly back to the first loop and continue playing.
Ils se targent d'obtenir un jitter min de 10ps ce qui est excellent.
Au niveau des appareils utlisant un buffer tampon de données avec une re-génération complète de l'horloge, je ne sais pas d'ou viens cette légende mais il y a bien peu d'appareils qui fonctionnent sur ce principe. Peut être certains Meridian, et encore je ne suis pas sur. Si tu as des informations techniques la dessus n'hesites pas à les partager
Bien sur je ne parle pas ici de la norme FireWire, qui comme je l'ai montré précedemment impose un buffer + horloge de référence. Restons sur le SPDIF
Prenons le cas d'un appareil moyen de gamme et récent : le rotel Rsp-1066, dont j'ai eu l'opportunité de récuperer le manuel de service, toujours disponible en ligne apparemment (fait rare) ici :http://www.xlfidelity.se/sm/rsp1066sm.pdf
On y voit dans le bloc diagram page 19 que le spdif est préalablement récupéré par un circuit AK4114 pour être ensuite envoyé vers le dsp CS49326 et finalement vers les DACs.
Il n'y a pas de bufferisation ou autre circuiterie de récupération de jitter autre que l'AK4114. Voyons un peu ce dernier :
http://www.asahi-kasei.co.jp/akm/en/pro ... k4114.html
L'horloge est récupérée avec un "Low jitter analog PLL" ou issue d'un quartz et le tout est envoyé en tant que "master clock" à tout le reste de l'appareil (pins MCK01 et MCK02). Nulle part il est fait mention d'une double PLL pour la récupération de l'horloge (cf article mentionné plus haut), l'horloge récupérée bien que issue d'une PLL de bonne qualité (la fameuse Low jitter analog PLL) va donc avoir les même caractéristiques que celle de l'article de Cabot.
Apparemment l'horloge de référence générée par le Quartz est essentiellement utilisée pour détecter la fréquence d'échantillonage rentrante ou pour les signaux non-pcm (DD/DTS). L'horloge de sortie sera soit l'horloge récupérée (Mode1) soit l'horloge de référence (Mode2), les pins CM0/CM1 permettent de selectionner le mode. Il existe apparemment un mode intelligent (Mode3) dans lequel l'horloge utilisée est la référence (Quartz) tout en monitorant l'horloge récupérée. Le mécanisme n'est pas automatique et requiert une logique supplémentaire pour piloter ca et faire en quelque sorte la même chose que TAG. Je n'ai pas vu de circuit dédié à ce genre de chose dans le diagramme du 1066, j'en conclus qu'il ne l'implémente pas
Accessoirement, en page 46, on voit le diagramme d'implémentation typique dans lequel la master clock du 4114 est utilisée directement sur le DAC.
Ma conclusion est que le jitter reste un phénomène perceptible en SPDIF et qu'il est grand temps qu'on abandonne cette norme de transmission vieillisante pour passer a quelque chose de mieux pensé : ie l'interface FireWire
PS : Dédicace particulière à AJDS ( le post toujours d'actualié ) http://www.homecinema-fr.com/forum/view ... t=29656566
héhé, d'ailleurs il faudrait que je change le titre par "Un cordon a un sens, même en numérique, mesures à l'appui"