Modérateurs: Staff DIY, Staff Installations, Staff Juridique • Utilisateurs parcourant ce forum: Aucun utilisateur enregistré et 1 invité

Dac à base de PCM1792

Message » 06 Aoû 2006 18:40

Bon voilà je me lance enfin dans un projet que j'ai dans la tête depuis pas mal de temps.

L'idée de base est :
- faire un dac un qui sonne plutôt bien
- me faire plaisir tant au niveau élec
- avoir un truc esthétique (ça c'est pas pour tout de suite)
(le 2ème point expliquera certains trucs un peu too much)

Avec de sortir un schéma électronique, j'ai commencé à selectionner les différents éléments selon cette décomposition fonctionnelle:
Image

(TBD = To Be Determined = à définir)

Réception
Le choix est assez limité, donc pour faire original :lol: j'ai retenu le cs8416.
Au niveau des entrées (le cs8416 en supporte 8):
- 2 entrées optiques (récepteur toslink optique->ttl)
- 2 entrées rca (+ transfo d'isolation à définir, cf question(s))
- 2 entrées bnc (+ transfo d'isolation à définir, cf question(s))
- 2 entrées xlr (à définir, cf question(s))

Dac
Comme le titre le suggère, c'est du pcm1792.
Au début j'étais parti sur le pcm1794, mais ce dernier est moins souple d'utilisation (configuration par l'intermédiaire de ses pattes, contre configuration par l'intermédiaire d'un bus série).
Tant qu'à voir les choses en grand, j'en met 2, un par canal, ce qui permet d'avoir naturellement des sorties symétriques et asymétriques.
Pour l'étage de sortie, je compte suivre la doc du pcm1792, qui utilise du NE5534 en conversion IV + LT1028 en "désymétrisation" (ce n'est pas vraiment symétrique).

Contrôle
Bon là, je prend mes aises je colle carrément un FPGA :o
Pourquoi un FPGA:
- parce que j'aime bien
- pour les possibilités que cela offre
Pour ne pas être limité, je lui colle une petite une petite ram en cadeau (la prom contient le code du FPGA).

Voilà ce qu'il est possible d'envisager avec le FPGA (à noter que certaines choses peuvent se faire directement par les pcm1792):
- réglage du volume/balance
- réglage phase
- mutting numérique
- réglage de l'offset 8)
- kékéteries sur l'afficheur (l'analyseur de spectre sera un passage obligé :lol:)
- dittering
- filtrage IIR/FIR
- etc...
(à priori je pense implémenter tout jusqu'au dittering inclu)

IHM
(IHM = interface homme-machine = boutons, afficheur, etc...)
J'hésite encore à ce niveau. Seule certitude, il y aura un afficheur 128x64 graphique.

Alim
A priori je me dirige vers une solution avec 2 transfos :
- une pour la partie numérique (réception, contrôle, ihm)
- une pour la partie analogique (dac + étage de sortie)
Pour le reste c'est encore vague.

Question(s)
Au niveau des entrées AES-EBU:
- sur le cs8416, les entrées symétriques, se relient au niveau de RXP et RXN.
Si le cs8416 possède 8 RXN, il n'a qu'une seule entrées RXP, ce qui pose problème si l'on veut plusieurs entrées XLR.
Sur la note d'application, ils "résolvent" le pb en ne mettant qu'une entrée de ce type :mdr:

J'hésite donc entre 2 solutions:
- conversion symétrique->asymétrique avec un transfo adapté puis traitement de l'entrée comme une entrée asymétrique.
- converson symétrique->ttl avec un composant adapté (+ transfo d'isolation) puis traitement de l'entrée comme les entrées optiques.

Pour les transfos d'isolation, vous avez des références facile à trouver?
Sur ce vieux post, la référence DA101 de C&D est citée mais impossible de la retrouver sur le catalogue farnell.
http://www.homecinema-fr.com/forum/view ... ight=da101

Le schéma original, ne le prévoit pas, j'hésite encore sur la nécessité de rajouter des condos de couplage après l'étage de sortie des dacs.
J'hésite aussi à rajouter un dispositif de mutting (par relais) histoire de faire tout bien proprement -> supprimé

(je me pose encore beaucoup d'autres questions, mais je préfère traiter les problèmes dans l'ordre)
Dernière édition par Robinet le 07 Aoû 2006 22:10, édité 2 fois.
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline

Annonce

Message par Google » 06 Aoû 2006 18:40

 
 
Publicite

 
Encart supprimé pour les membres HCFR

Message » 06 Aoû 2006 20:15

Beau projet.. je vais suivre cela avec attention... au niveau de la partie IHM, est se que tu pourra gérer un ecran 128*240 ?

pour se qui est de l'analyser de spectre.. je suis d'accord avec toi ;) autant en avoir un ;)
et sinon au niveau du FPGA... c'est quoi? si tu as un lien de reference ca serai cool...

en tous cas, bon projet, bonne chance et je te quitte pas des yeux ;)

@++
Aceditnanar
 
Messages: 4488
Inscription: 07 Jan 2006 15:53
Localisation: 69, année... hhmmmm, pardon !
  • offline

Message » 06 Aoû 2006 20:51

Aceditnanar a écrit:Beau projet.. je vais suivre cela avec attention... au niveau de la partie IHM, est se que tu pourra gérer un ecran 128*240 ?


En fait, c'est surtout une question de mémoire et de la complexité de ce qu'on veut afficher, sachant qu'en fait l'affichage sera gérer par un processeur synthétisé dans le FGPA.
J'hésite à rajouter une flash externe pour ne pas être limité au niveau de la taille code.

Aceditnanar a écrit:pour se qui est de l'analyser de spectre.. je suis d'accord avec toi ;) autant en avoir un ;)
et sinon au niveau du FPGA... c'est quoi? si tu as un lien de reference ca serai cool...


FPGA = Logique programmable
Pour simplifier dans un FPGA tu peux créer (on dit synthétiser) des composants logique (de la logique de base à des ram, processeurs, etc...) pour réaliser un peu tout ce que tu veux.
Ca nécessite pas mal de boulot, mais c'est extrêment puissant et souple.

Moi j'utiliserai, un XC3S400 (Xilinx, spartan 3 400), une bête sympatique que je connais bien:
http://www.xilinx.com/products/silicon_ ... /index.htm
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline

Message » 06 Aoû 2006 21:21

ok.. c'est un composant a modeler en logique pur alors si je comprend bien... c cool :) mais ca a l'air chaud.. lol.. moi je vais rester avec mes pics.. limité ca c clair ;) mais largement puissant pour le commun des mortels et des appli ;)

bon courage ;)

@++
Aceditnanar
 
Messages: 4488
Inscription: 07 Jan 2006 15:53
Localisation: 69, année... hhmmmm, pardon !
  • offline

Message » 06 Aoû 2006 21:39

Quant à faire complet, autant rajouter une entrée usb, non?
ggta
 
Messages: 6642
Inscription: 01 Juin 2003 17:54
Localisation: Gif sur Yvette (91)
  • offline

Message » 06 Aoû 2006 22:38

Bon projet !

Le PCM1792 et PCM1794 sont d'exellents DAC, avec un bruit résiduel extrèmement faible et une dynamique décoiffante (pour avoir utilisé le PCM1794 dans l'Atoll CD200 8) ). Néanmoins dans le mode asymétrique et sur chaque DAC, sommer les courants de IOUT+L et IOUT+R (de même pour IOUT-L et IOUT-R) permettrait d'augmenter la dynamique de quelques 3dB. Cela impliquerait un système à relais et l'impossibilité d'utiliser l'asymétrique et le symétrique simultanément.. qu'en penses-tu ?

Bon courage et @+
Moulinex
Pro-Commercant
Pro-Commercant
 
Messages: 1
Inscription: 21 Juil 2006 13:26
  • offline

Message » 06 Aoû 2006 22:51

ggta a écrit:Quant à faire complet, autant rajouter une entrée usb, non?


Mon but n'est pas tout à fait de faire complet, juste de me faire plaisir :wink:
(et de faire un truc qui fonctionne bien)

Pour l'usb je ne vois pas bien ce que ça apporte vraiment de plus :oops:
En terme d''implémentation, je suppose qu'il existe des puces usb->i2s ou un truc dans le genre?
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline

Message » 06 Aoû 2006 23:01

Moulinex a écrit:Bon projet !

Le PCM1792 et PCM1794 sont d'exellents DAC, avec un bruit résiduel extrèmement faible et une dynamique décoiffante (pour avoir utilisé le PCM1794 dans l'Atoll CD200 8) ). Néanmoins dans le mode asymétrique et sur chaque DAC, sommer les courants de IOUT+L et IOUT+R (de même pour IOUT-L et IOUT-R) permettrait d'augmenter la dynamique de quelques 3dB. Cela impliquerait un système à relais et l'impossibilité d'utiliser l'asymétrique et le symétrique simultanément.. qu'en penses-tu ?

Bon courage et @+


Il me semble TI revendique 132db de rapport signal/bruit, mais à mon avis, le pcb et l'alimentation doivent être absolument parfaits pour atteindre une telle valeur (sans parler du fait qu'ils utilisent un niveau de sortie très élevé).
Il faut être réaliste, si déjà je dépasse les 100db je serais content.

Donc je ne pense pas qu'il y ait un quelconque intérêt (dans mon cas) à rajouter une sommation supplémentaire.
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline

Message » 07 Aoû 2006 0:41

Salut Rob' ;)

Super projet :o

Mais j'ai un peu peur du jitter dans tout ça... Tout va dépendre de la qualité de l'horloge reconstruite délivrée par le 8416... Certes le passage dans le FPGA peut également permettre un reclocking des DATA et WCK juste avant leur arrivée dans les DACs, mais on dépend quand même du 8416....

Tant qu'à se faire plaisir, pourquoi ne pas rajouter un ASRC entre le FPGA et les DACs (genre AD1896) avec son horloge maître low jitter au plus près du DAC. Tu peux faire toutes les manips que tu veux dans le FPGA, et laisser l'ASRC (et un éventuel reclocking derrière) se charger des manips temporelles... C'est juste une suggestion ;)

Et il me semble que tu es capable de faire sortir de l'I2S à un CD723 :) , alors pourquoi ne pas utiliser ce format (en bypassant le 8416) pour attaquer le FPGA sous ce format. C'est de loin le format le plus propre au niveau jitter car il n'est pas nécessaire de reconstruire l'horloge à partir du biphase. Une liaison LVDS vers le drive, et zou ;) Et tu peux même imaginer de renvoyer l'horloge maître dans le drive par le même biais... Mais c'est facile à dire, moins à concevoir ;)

Et je me laisserai quand même quelques latitudes pour l'étage I/V et le LPF derrière en essayant de faire qq chose qui permette de swapper différents designs pour l'I/V (aop, discret, etc...) à base de trucs pluggables. J'avais fait ça pour le proto de mon dac, et ce n'était pas l'aop, même discret qui était sorti vainqueur :)

Entre parenthèses, le DAC2 de BelCanto utilisait un THS4131 pour faire une conversion I/V full symétrique avec deux résistances et deux capas.

Mais je digresse, je digresse...

Bon courage.

Amicalement,

François
Flat
 
Messages: 1717
Inscription: 25 Aoû 2004 15:30
Localisation: Sol 3
  • offline

Message » 07 Aoû 2006 7:33

là je commence a plus rien comprendre :) mais ca a l'air cool :)
Aceditnanar
 
Messages: 4488
Inscription: 07 Jan 2006 15:53
Localisation: 69, année... hhmmmm, pardon !
  • offline

Message » 07 Aoû 2006 9:02

Slt,

Superbe projet, va y'avoir du taf a produire :D

Sinon pour je rejoint un peut flat sur l'idée du SCR c'est une bonne solution pour gérer les horloge en plus de ca ca te permet le cas échéant de modifier tes horloges.
Encore une autre suggestion: pourquoi pas utiliser un circuit PLL pour générer les horloges, TI en a quelques un a son catalogue qui sont fort intéressant:
http://focus.ti.com/docs/prod/folders/p ... l1700.html



@++
PsykoK
 
Messages: 1503
Inscription: 23 Déc 2001 2:00
Localisation: Mulhouse
  • offline

Message » 07 Aoû 2006 11:55

Hello Robinet,

Pour le S/PDIF et les circuits d'entrée, si ce n'est déjà fait, jette un oeil ici, et plus particulièrement ce post et ce qui suit ;)
Mais toute la section "digital" de ce forum is worth reading ;) On y apprend plein de choses :P

Amicalement

François
Flat
 
Messages: 1717
Inscription: 25 Aoû 2004 15:30
Localisation: Sol 3
  • offline

Message » 07 Aoû 2006 11:57

Rien à rajouter à part : intègre le mutting directement dans le FPGA.
gaff
 
Messages: 1097
Inscription: 24 Juin 2004 9:59
Localisation: SAVOIE
  • offline

Message » 07 Aoû 2006 21:45

Flat a écrit:Mais j'ai un peu peur du jitter dans tout ça... Tout va dépendre de la qualité de l'horloge reconstruite délivrée par le 8416... Certes le passage dans le FPGA peut également permettre un reclocking des DATA et WCK juste avant leur arrivée dans les DACs, mais on dépend quand même du 8416....


Oui en effet, on dépend entièrement du cs8416 (et uniquement de celui-ci puisque l'horloge n'est pas modifiée par le FPGA).
Il existe beaucoup de dac fonctionnant sur ce principe, je ne vois pas en quoi cela devrais faire peur (mon dac actuel, fonctionne comme ça et il sonne pas si mal).

Flat a écrit:Tant qu'à se faire plaisir, pourquoi ne pas rajouter un ASRC entre le FPGA et les DACs (genre AD1896) avec son horloge maître low jitter au plus près du DAC. Tu peux faire toutes les manips que tu veux dans le FPGA, et laisser l'ASRC (et un éventuel reclocking derrière) se charger des manips temporelles... C'est juste une suggestion ;)


Ce qui me gêne dans le reclocking, c'est de savoir ce qui se passe lorsque l'horloge du dac est différente de celle de reception...ce qui sera forcement (mais légérement) le cas :
- on duplique ou on saute des échantillons?
- on interpole les échantillons?
Aucune de ces 2 solutions me convient, je préfère encore "supporter" un poil de jitter.

ASRC = Asynchronous Sample Rate Converter je présume.
C'est vraiment un truc que je voudrais éviter, le rééchantillonnage à des taux non entier, jamais de mon vivant :evil: :mdr:
Une bonne PLL, je dis pas...

Flat a écrit:Et il me semble que tu es capable de faire sortir de l'I2S à un CD723 :) , alors pourquoi ne pas utiliser ce format (en bypassant le 8416) pour attaquer le FPGA sous ce format. C'est de loin le format le plus propre au niveau jitter car il n'est pas nécessaire de reconstruire l'horloge à partir du biphase. Une liaison LVDS vers le drive, et zou ;) Et tu peux même imaginer de renvoyer l'horloge maître dans le drive par le même biais... Mais c'est facile à dire, moins à concevoir ;)


J'ai pas mal réfléchi à cette solution et voici ma conclusion:
Tant qu'à faire de l'I2S autant mettre le dac directement dans le lecteur :wink:
Autrement dit c'est un autre projet, je préfère donc me limiter sinon je ne vais jamais m'en sortir.

Flat a écrit:Et je me laisserai quand même quelques latitudes pour l'étage I/V et le LPF derrière en essayant de faire qq chose qui permette de swapper différents designs pour l'I/V (aop, discret, etc...) à base de trucs pluggables. J'avais fait ça pour le proto de mon dac, et ce n'était pas l'aop, même discret qui était sorti vainqueur :)

Entre parenthèses, le DAC2 de BelCanto utilisait un THS4131 pour faire une conversion I/V full symétrique avec deux résistances et deux capas.


Tu aurais de la doc sur cette étage de sortie?

L'avantage énorme de l'étage proposé par TI, c'est que je suis sûr d'avoir un bon résultat avec. Quelque part, c'est assez rassurant.
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline

Message » 07 Aoû 2006 22:08

Flat a écrit:Pour le S/PDIF et les circuits d'entrée, si ce n'est déjà fait, jette un oeil ici, et plus particulièrement ce post et ce qui suit ;)
Mais toute la section "digital" de ce forum is worth reading ;) On y apprend plein de choses :P


Marant ce sont les mêmes que sur DIYaudio
Effectivement il y a des trucs intéressants sur cette section, il faudra que je prenne le temps de la lire.

gaff a écrit:Rien à rajouter à part : intègre le mutting directement dans le FPGA.


Ca sera ça d'économisé.
Robinet
 
Messages: 1378
Inscription: 09 Jan 2001 2:00
Localisation: Verrières (91)
  • offline


Retourner vers Sources et DAC

 
  • Articles en relation
    Dernier message