Je commence à regarder pour l
’intégration au DSPiy 1.
Voici un petit dessin- montage.
En vert on a de l’I2S in/out qui permet d’insérer l’ADA1452 dans le circuit audio du 1701.
Ce dernier se charge donc des entrées et de la séparation des voies.
Ces connecteurs peuvent s’enficher directement, c’est déjà ça.
Pour maintenir le PCB du 1452, il faudra rajouter une petite entretoise colée ou autre bricolage pour le maintenir.
En bleu l’I2S des DAC dans le cas où l’on veut commander les DAC par l’ADAU1452.
Ça se complique vu que le connecteur du DSPiy sera en dessous du PCB du 1452.
Mais c’est pas impossible mais tout de même risqué surtout que le PCB du DSPiy1 n’est que double couche et pas de résistances sur les lignes I2S. Donc j’ai un peu peur des ondes stationnaires, a voir.
En vert clair c’est le bus SPI, là je pense à un connecteur à fil sur le 1452 et repiquer les fils sur le PCB du DSPiy.
Il faut juste faire attention pour les 3 fils du SPI, mais ils ne seront pas très long donc devrait être OK.
Le 3V3 passe que par une seule broche des connecteurs J19, c’est pas top, mais devrait le faire pour les 200 à 300mA demandés.
Reste le point noir (en rose sur le dessin) qui est le master clock.
C’est du 24.576MHz et donc très critique. Avec le DSPiy2 il est commun aux 2 DSP.
Sur le DSpiy2 ce signal passe par un buffer donc pas de risque, mais il n’existe pas sur le DSPiy1 ni même le moindre connecteur.
Par expérience, le moindre problème sur le MCLK et l’ADAU1701 se transforme en générateur de signal non contrôlé.
Mais ce signal n’est peut-être pas nécessaire, le PCB du 1452 comprend un oscillateur qui n’est pas utilisé dans le cas du montage avec DSPiy2, mais il suffit de permuter 2 résistances pour qu’il clocke le 1452.
Mais dans ce cas on n’est plus synchrone.
Ce que je vais étudier c’est si le 1452 doit être synchrone entre I2S et MCLK, le 1701 l’est mais vu la structure du 1452 peut être qu’il ne le demande pas.
En entrée c’est de toute manière pas très grave vu que 1452 dispose d’ASRC. Reste la ou les sorties.
Le 1701 reste toujours le maître et c’est lui qui génère les signaux LRCLK et BCK pour l’ensemble des bus I2S. On n’a pas vraiment le choix a ce niveau.
Voilà ou j’en suis pour le moment.
J’espère avoir été relativement clair, il n’est pas interdit de lire une deuxième fois.
Édit : après relecture du datasheet, on peut utiliser des ASRC aussi en sortie. (Figure 53)
Donc le 1452 peut être totalement asynchrone du 1701.